英国剑桥大学和日本科学技术振兴事业团CREST计划研究小组，日前成功地在厚度20nm的纳米结晶硅薄膜上制作出可在室温下正常工作的单电子晶体管。这些薄膜在非晶硅原料中含有直径4～8nm的硅结晶粒子。
　　在源极和漏极之间，以点接合方式设计尺寸20nm×20nm的独立门电路，形成了晶体管。通过低温氧化和高温非晶硅处理，有选择地使晶界（grainboundary）发生氧化来形成隧道势垒（tunnelbarrier），从而成功地增加了隧道势垒的势能（potentialenergy）。由此，就形成了内含10nm以下晶粒的氧化硅结构所构成的“自然”隧道势垒，并在室温条件下观测到了单电子的带电效应。元件特性取决于点接合部分的晶粒。材料成长法及元件形成法由于与硅制备技术非常相似，因此今后有望用于实现大型纳米电路集成系统。